jk触发器是上升沿还是下降沿?

常用知识 (59) 3个月前

本教程操作环境:windows7系统、Dell G3电脑。

下降沿触发的,CP控制信号那里有个小圆圈表示下降沿有效。

上升沿有效指的是时钟信号在由低电平向高电平跃变的时刻触发器的状态才有可能发生变化,同理,下升沿有效指的是时钟信号在由高电平向低电平跃变的时刻触发器的状态才有可能发生变化。

另外,Jk触发器也并非均是下降沿有效的,D触发器也不是均在上升沿有效的,不存在这样一个对应关系,至于是下降沿有效还是上降沿有效,与触发器内部的结构有关。

JK触发器具有置0、置1、保持和翻转功能,在各类集成触发器中,JK触发器的功能最为齐全。在实际应用中,不仅有很强的通用性,而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。

JK触发器和触发器中最基本的RS触发器结构相似,其区别在于,RS触发器不允许R与S同时为1,而JK触发器允许J与K同时为1。当J与K同时变为1的同时,输出的值状态会反转。也就是说,原来是0的话,变成1;原来是1的话,变成0。

SZ0~712KX$TX@3OCG4]R1AK.jpg

扩展资料

JK触发器工作特性

建立时间:是指输入信号应先于CP信号到达的时间,用tset表示。由图7.5.5可知,J、K信号只要不迟于CP信号到达即可,因此有tset=0。

保持时间:为保证触发器可靠翻转,输入信号需要保持一定的时间。保持时间用tH表示。如果要求 CP=1期间J、K的状态保持不变,而CP=1的时间为tWH,则应满足:tH≥tWH。

传输延迟时间:若将从CP下降沿开始到输出端新状态稳定地建立起来的这段时间定义为传输时间,则有:tPLH=3tpd tPHL=4tpd 最高时钟频率:因为主从触发器都是由两个同步RS 触发器组成的,所以由同步RS触发器的动态特性可知 。

为保证主触发器的可靠翻转,CP高电平的持续时间tWH应大于3tpd。同理,为保证从触发器能可靠地翻转, CP低电平的持续时间tWL也应大于3tpd。因此,时钟信号的最小周期为:Tc(min)≥6tpd 最高时钟频率fc(max)≤1/6tpd。

更多计算机相关知识,请访问常用知识栏目!

以上就是jk触发器是上升沿还是下降沿?的详细内容,更多请关注兜懂趣百科其它相关文章!

发表评论